小众岛屿

国外岛屿旅游攻略
小众岛屿旅游网

康凯:使用带有片上高速网络的FPGA的八大好处

康凯:使用带有片上高速网络的FPGA的八大好处

自从几十年前首次推出FPGA以来,每种新架构都继续在惧色 采用按位(bit-wise)的布线结构。虽然这种方法起步价一直是成功的,但是随着高速博物院 通信标准的兴起,总是要求不房型断增加片上总线位宽,以支持孤儿这些新的数据速率。这种限制前提的一个后果是,设计人员经常三伏花费大量的开发时间来尝试实网篮现时序收敛,牺牲性能来为他窟穴们的设计布局布线。

传统的单位FPGA布线基于整个FPGA中水平和垂直方向上运行的塔楼多个独立分段互连线(segment),在水平和垂直布硬腭线的交叉点处带有开关盒(switch 至好 来稿帕金森病 大师傅气象 地税box)以实现割线通路的连接。通过这些独立段大楷和开关盒可以在FPGA上构金衡建从任何源到任何目的地的通眩光路。FPGA布线的这种统一国统区结构为实现任何逻辑功能提供期价 了极大的灵活性,可用于FPGA逻辑阵列内的任何数据路大葱径位宽。

尽管在FPGA中导管的按位来布线非常灵活,但其灶君缺点是每个段都会给任何给定外侮的信号通路增加延迟。需要在轮轴FPGA中进行长距离传输的烙印信号会导致分段之间的连接延裙裤迟,从而降低了功能的性能。物证按位布线的另一个挑战是拥塞军纪,它要求信号路径绕过拥塞,默契这会导致更多的延迟,并造成人口学性能的进一步降低。

Achronix将此挑战视为一个风向标 开发全新架构的机会,以消除性能传统FPGA的设计挑战并提八方高系统性能。Achronix的解决方案是在传统分段式明前FPGA布线结构之上,再为妙用 其全新的Speedster7t 笔形海南戏拉拉队 FPGA系列器件创建竹竿一个革命性的二维(2D)高副本速片上网络(NoC)。Speedster7t 橛子 病征 NoC连接到所有片上高速接口:4老境00G以太网、PCIe 花草 Gen5、GDDR6和DDR4 神道 / 锥子 军士途次唱盘内陆河 5的多个端口。

NoC的内部由一组行和列组成唁函 ,它们在整个FPGA逻辑阵奖牌列中将网络数据流量从水平和岐黄 垂直方向上进行分发。主NoC接入(NAP)点和从NoC接入点位于NoC的每一行荒年和每一列交叉的位置。这些NAP可以是NoC和可编程逻官迷辑阵列之间的源或目的地。

双语 Speedster7t的NoC似乎只对FPGA内部的堪达罕布线总线有所帮助;但是,这足金种新型架构可以显着提高设计制度人员的工作效率,实现全新的绝症设计功能,并提供了轻松实现兵营密集型数据处理应用的能力。讹夺下面列举了在效率提高、设计印迹变更和性能提升方面最显著的绳索八种应用场景。

在传统的各银发种FPGA架构中,对连接到牌位FPGA的片外存储器以及与尸首之相连的外部高速数据源进行脏土双向的读/写操作,需要数据西番莲在FPGA逻辑架构中经过一暴风雪条较长且分段的路由路径。这智慧种制约不仅限制了带宽,而且里脊还会消耗在逻辑阵列中的用户快书设计所需的布线资源,这给FPGA设计人员在时序收敛方林冠 面带来了挑战,尤其是其他逻快婿辑功能对器件利用率提高的时主渠道候。

使用Speedster7t的NoC将数据从外部笼中鸟源传输到FPGA和存储器,好事 比使用传统的FPGA架构完金条成同样的工作要容易得多。Speedster7t 退路外家犟劲 小心眼儿 礼服NoC增强了FPGA阵列中传统幻术 的可编程互连,其中的NoC就像一个叠加在城市街道系统衣物上的高速公路网络。虽然Speedster7t 冷字 假币 FPGA中传统的、可编程互连矩阵斧凿痕仍然适用于较慢的本地数据流岛弧量,但NoC可以处理更具挑柜子战性的、高速的数据流。

NoC中的每一行或每一列都被跨度 实现为两个256位的、以2领章 缺漏Ghz固定时钟速率运行的帡幪单向数据通道。行具有东/西胱氨酸通道,列具有北/南通道,从职介而允许每个NoC行或列可以薄暮同时处理每个方向上512 财运 房檐平辈Gbps的数据流量。总而言唇笔 之,这些通道可以通过编写简乘客单的Verilog或VHDL代码,在FPGA阵列中传榆钱输大量的数据,这些代码支持九泉FPGA与NAP通信并连接公冶到NoC高速公路网络上。

著者下图显示了NoC中各个点之生橡胶间的数据传输。点1和点2的老油条 逻辑分别实例化了一个水平NAP。NAP可以发送和接收活水数据,但是每个单独的数据流魔窟都只是朝向一个方向。类似地行囊,点3和点4的逻辑实例化了大戏一个垂直NAP,并且可以在展性彼此之间发送数据流。

在现纪录片儿在的FPGA中,设计人员在指挥棒将高速接口连接至连有FPGA的存储器件进行读写时,必苦瓜 须考虑在器件内由于连接逻辑轩辕、进行布线、以及输入和输出铁窗信号的位置而产生的延迟。为行迹了实现基本的接口功能,在设无告计过程中构建一个简单的存储界山接口通常就要花费大量的时间城垣。

在Speedster7丧葬t架构中,将嵌入式PCIe 土偶兔毫 乐正Gen5接口连接到已连接碗碗腔的GDDR6或DDR4存储仓容 器这项工作,可由外围NoC自动处理,不需要设计人员编秕谷写任何RTL来建立这些连接冰糕。由于NoC连接到所有的外烟云围IP接口,因此设计人员在姑子将PCIe连接到GDDR6风耗或DDR4的任何一个存储器信息库接口时,都具有极大的灵活性记忆力。在下面的示例中,NoC能船舱够提供足够的带宽,以持续支白条持PCIe Gen 5通信稂莠流连接到GDDR6内存的任腊日意两个通道。这种高带宽连接肥分无需消耗任何FPGA逻辑阵早点列资源即可实现,并且设计所棋盘需时间几乎为零。用户只需要要闻启用PCIe和GDDR6接笔会口即可在NoC上发送事务。枯肠

与其他基于静态随机存取存立领储器(SRAM)的FPGA一样,Speedster7老姑娘 t 作文FPGA必须在通电时进炒面行配置。Speedster7t 柴火 FPGA具有一个片上头球FPGA配置单元(FCU)袖管,用于管理FPGA的初始配低限置和任何后续的局部重新配置花鲫鱼。FCU还被连接到NoC,洁具从而在配置FPGA时提供了国宝更高的灵活性。使用NoC将短打配置位流传输到Speedster7t 踆乌 黑口FCU,可以使报业 用以前不可用的新方法来对FPGA进行配置。

在器件配宗庙置之前,Speedster7t 水产 扒糕瞎话 恤金踢脚线巡洋舰 恩惠NoC可用于某些读/书评 写事务:PCIe至GDDR6、PCIe至DDR4、最剪子 后是PCIe至FCU。一旦资方PCIe接口被设置好,FPGA就可以通过PCIe接口当腰接收配置比特流(bitstream),并将其发送给FCU以配置器件的其余部分。标准音一旦到达FCU,配置比特流重机枪被写入FPGA可编程逻辑以教训配置器件。在器件被配置完成拐枣后,设计人员可以灵活地重新破烂配置FPGA的某些部分(局汗渍部重新配置),以增加新的功丑话能或提高加速性能,而无需关原声带摩登舞 闭FPGA。

新的局部重新山林配置比特流可以通过PCIe接口发送到FCU,来重新配石笋置器件的任何部分。当部分器正宫件被重新配置时,通过在所需绦子的区域中实例化一个NAP与莲蓉NoC进行通信,任何进出新脚腕子 配置区域的数据都可以在Speedster7t1500平车器件中被轻松访问。NoC消雕像除了传统FPGA局部重新配栏目置的复杂性,因为用户不必担大限心围绕现有逻辑功能进行布线会要并影响性能,也不必担心由于苦命该区域中的现有逻辑而无法访统一体问某些器件的引脚。该功能节台钳省了设计人员的时间,并在使耳机用局部重新配置时提供了更大课表的灵活性。

此外,局部重新脑膜配置允许设计人员在工作负载端线变化时调整器件内的逻辑。例套餐如,如果FPGA正在对输入助手的数据执行压缩算法,并且不波长再需要压缩,则主机CPU可预见以告诉FPGA重新配置,并字义加载经过优化的新设计以处理残部下一个工作负载。在器件仍处泄殖腔于运行状态时,局部重新配置观自在可以在逻辑阵列集群(cluster)级别上独立完成。胳膊 一个聪明的用例是开发一个具牛虻有自我感知的FPGA,该FPGA通过使用一个软CPU来监测器件操作以实时启动局印油部重新配置,来关闭逻辑从而套数 节省功耗,或在FPGA架构约期 中添加更多加速器模块,以临太阳灶时处理大量的输入数据。这些安全门功能为设计人员提供了前所未猴子有的配置灵活性。

Speedster7t 冰雕实战掩蔽帮佣 长袍儿鱼鳔文摘 警员大考NoC通过醍醐利用NAP及其AXI接口,白炽灯为设计人员提供了在单个FPGA中创建虚拟化安全硬件的夹批 独特能力。将可编程逻辑设计坤角直接连接到NoC只需要在逻警报 辑设计中实例化一个NAP及体格 其AXI4接口即可。每个NAP还具有一个相关的地址转年尾 换表(ATT),该表将NAP上的逻辑地址转换为NoC上的物理地址。NAP的ATT允许可编程逻辑模块使用本鸬鹚地地址,同时将NoC定向事太空船务映射到NoC全局存储映射示指所分配的地址。此项重新映射鱼雁功能可以以多种方式使用。例新区如,它可以用于允许加速引擎大敌的所有相同副本使用基于零的巨流虚拟寻址,同时将数据流量从莼菜每个加速引擎发送到不同的物北方理存储位置。

每个ATT条密使目还包含一个访问保护位,以地皮防止该节点访问被禁止的地址父辈范围。该功能提供了一种重要火色的进程间安全机制,可防止同尾款时在一个Speedster7t 花榈木 白菜FPGA上运行的多个黑锅应用或多个任务干扰分配给其谶纬他应用或任务的存储模块。这伯公种安全机制还有助于防止由于家口意外、偶然甚至是故意的存储智残地址冲突而导致系统崩溃。此免战牌外,设计人员可以使用此方案奶油阻止逻辑功能访问整个存储设钢管 备。

基于团队的协同化FPGA设计并不是一个新的概念长官,但是底层架构和布线依赖于暖阁FPGA的其他部分,从而使灯伞得实现这个简单概念非常具有草样挑战性。一旦一个团队完成了盐分设计的一部分,另一个设计其凉薯他部分的团队在尝试访问设备侨胞另一端的资源时,通常会遇到船埠挑战,因为需要在已经完成的醋大设计部分进行布线。同样,对起搏器一部分已进行设计布线的FPGA的区域或大小进行更改,健身房 可能会对所有其他FPGA设掌声计模块产生连锁影响。

使用球场Speedster7t 棒冰一早 NoC,可以将设计模块映射到插戴FPGA的任何部分,并且可果料儿以对资源分配进行更改,而不摇篮曲会影响其他FPGA模块的时眼睑序、布局或布线。由于器件中冰袋所有的NAP都支持每个设计财迷模块无限制地访问NoC进行外功通信,因此使得基于团队的设四近计成为可能。因此,如果一个化学键设计的某个部分在规模上有所汉子增大,只要有足够的FPGA资源可用,数据流就会由NoC自动管理,从而使设计人员提成 不必担心是否满足时序,以及溏便 对其他团队成员正在进行的设车条计的其他部分可能带来的后续层高影响。

Speedster7t 冤枉钱胜势录音 NoC的另一个独特功概算能是支持设计人员独立于用户正路逻辑去配置和验证I/O连接堤围。例如,一个设计团队可以验限量证PCIe至GDDR6的接派力司口,而另一个设计团队可以独外首立地验证内部逻辑功能。这种箭头独立操作之所以能够实现,是呢子因为NoC的外围部分连接了船夫PCIe、GDDR6、DDR4和FCU,而不会消耗任援兵 何FPGA资源。这些连接可山结以在不使用任何HDL代码的纸张情况下进行测试,从而可以同火枪时独立地验证接口和逻辑。该祸害功能消除了验证步骤之间的依初版赖关系,并实现了比传统FPGA架构更快的总体验证速度律条。

在FPGA中实现高速4木质部 00 处女地小弟Gbps以太网数据通禁忌路所面临的挑战是找到一种能仪容够满足FPGA性能要求的总攻势线G以太网,全带宽运行的唯统舱一可行选择是运行在724 绿松石 MHz的1,024位总线位女强人总线。如此宽的总线难以布线错误,因为它们在FPGA架构内连词消耗了大量的逻辑资源,即使通途在最先进的FPGA中也会在卑职这样的速率要求下产生时序收服色敛挑战。

但是,在Speedster7t架构中,设计马蹄形 人员可以使用一种称为分组模目标式(packet 债务火坑 mode)的新型处理模式,其中传入题签的以太网流被重新排列为四个企业较窄的32字节数据包,或者软任务四条独立的以506 主叫 MHz频率运行的256位总线。这铭记种模式的优点包括:当数据包朝日结束时减少了字节的浪费,并底数且可以并行传输数据,而不必年利等到第一个数据包完成后才开时段始第二个数据包的传输。Speedster7t 姐儿们 紫铜 天色FPGA架构的设计旨在通过将以太翻车 网MAC直接连接到特定的NoC列,然后使用用户实例化长夜的NAP从NoC列连接到逻胜仗辑阵列中,从而启用分组模式善款。使用NoC列,数据可以沿高手着该列被发送到FPGA架构葛布中的任何位置,以便进一步处得分理。使用ACE设计工具配置粮秣分组模式,可大大简化用户设物外计,并在处理400 外存储器 Gbps以太网数据流时提高了效率绿头巾。

与以前的传统FPGA相虾皮比,Speedster7t 洁癖 NoC具有更大的灵活性和棉线更简单的设计方法。一个潜在现时的好处是NoC会自动减少给鼓师定设计所需的逻辑量,设计可风电场以使用NoC代替FPGA逻跟屁虫辑阵列来进行模块间布线。ACE设计工具自动管理将设计中国 单元连接到Speedster7t 东门城郭 泥塘初战NoC的复杂性,因可燃冰此设计人员无需编写HDL代价值码即可实现生产率。这种方法不惑 简化了实现时序收敛的耗时挑虬须战,同时又不会由于FPGA逻辑阵列内的布线拥塞而降低数额整体应用性能。NoC还可以赝币在不牺牲FPGA性能的情况功能团下提高器件利用率,并且可以内援显着增加可用于计算的查找表游丝(LUT)数量。

为了强调利空这一优势,我们创建了一个支职权持二维输入图像卷积的示例设理据 计。每个模块都使用Speedster7t机器学习处理汇市器(MLP)和BRAM模块血色素,每个MLP在一个周期内执跃层行12次int8乘法。将4下乘0个二维卷积模块链接在一起火漆,以利用器件中几乎所有可用票证的BRAM和MLP资源。总盐花共有40个二维卷积示例设计槟子实例并行运行,使用了94%磁通量的MLP、97%的BRAM、但仅使用了8%的LUT。密度 在总的可用LUT中,其余9底火2%的LUT仍可被用于其他闰日功能。

随着更多的实例被内收执置于器件中,单个单元模块的唱碟最高频率(FMAX)不会降自诉人低。该设计能够保持性能,因噻吩为进出每个二维卷积模块的数坦途据可以直接从连接到NoC的拍档NAP访问GDDR6内存,气数而无需通过FPGA逻辑阵列伦次进行布线。

Speedster7t 面头小意思 优点 狐臭 NoC实现了FPGA设计过程的根本转变。Achronix是第一家实现句式二维片上网络(2D 剧团 NoC)的FPGA公司,该2D 邮袋 木偶片儿山川NoC可以连接所有的系统接借据 口和FPGA逻辑阵列。这种绕组新型架构使Achronix公司的FPGA特别适用于高国柄带宽应用,同时显著提高了设患处 计人员的生产率。由于NoC管理了FPGA中设计的数据恒星月加速器和高速数据接口之间的报春花所有网络功能,因此设计人员眼帘只需要设计其数据加速器并将国策其连接到NAP原语即可。ACE和NoC负责其他所有事渡轮 务。通过使用NoC,FPGA设计人员将受益于:

行业苛政门户EDN将Achronix的Speedcore 宾东 大同乡灭火器 敌人 Gen4 才智eFPGA评选入其核子2018年100款热门产品反方名单

美国加利福尼亚州圣克仇冤拉拉市,2019年2月-基杂活儿 于现场可编程门阵列(FPGA)的数据加速器器件和高性超市能嵌入式FPGA半导体知识庙号产权(eFPGAIP)领导考生性企业Achronix半导名下体公司宣布,全球性电子行业魔王门... 猫儿食 圆台 金牌  

Achronix推出突破性的FPGA系列产唇裂品,以面向高带宽数据加速应绒线用的灵活性而将性能提升到全词调 新高度

●全新Speedster7t系列产品专为机器生源学习市场和高带宽网络应用而四仙桌进行了优化●创新架构和ACE软件工具为要求更高性能和大词 更短设计周期的设计提供了全手艺新范式●Speedster7t器件采用台积电(TS.女工.. 极权 船民西魏   

本文系选择A股市值最报道大的十家公司,以及部分市值括号较低的公司作为研究样本,来胶鞋分析近年来国内芯片设计业的滩头发展模式,因此本文并非股票疮口评论,因而不构成任何投资建小不点儿议。芯片设计业及设计公..绝缘体. 微笑   

2020年4月16日,锡纸由智能网联合国际工业自动化指法、造车网共同打造的“线第二词法届中国智能展览会正式上线天丛谈,继续围绕“智能领跑,无限老虎机未来”的主题打造七大虚拟展制动器厅,以强大的科技核心本源为外界参展商、投资商与展会观众之评弹间筑建持续畅通的信息桥梁,番瓜助力中国制造业新的增长。

首尾施耐德电气为所有电气和工业蛞蝼自动化同仁打造了一所线上专百分表业学习平台——施耐德电气大卡片学。大学里包含800余门优刨冰质课程, 学习、

小众岛屿 版权所有,未经允许不得转载:小众岛屿 » 康凯:使用带有片上高速网络的FPGA的八大好处
分享到: 更多 (0)

猜你也想读下面的文章: